Tabla de Estados del Latch S-R
La tabla de transición de estados del Latch S-R te muestra exactamente qué pasa en cada situación posible - es como el manual de instrucciones del circuito.
Cuando S=0 y R=0, el circuito mantiene su estado anterior Q∗ - aquí es donde ves la memoria en acción. Si S=1 y R=0, la salida Q se establece en 1. Cuando S=0 y R=1, la salida se resetea a 0.
La combinación S=1 y R=1 es problemática porque crea una condición no válida - el circuito no sabe si establecer o resetear, causando un comportamiento impredecible.
También existe una versión con entradas activas bajas usando compuertas NAND, donde la lógica se invierte pero la funcionalidad básica se mantiene.
¡Cuidado! Siempre evita la condición no válida en tus diseños - puede dañar el circuito o causar errores.